(11)Publication number:

04-283938

(43) Date of publication of application: 08.10.1992

(51)Int.Cl.

H01L 21/336 H01L 29/784 1/1343 H01L 27/12

(21)Application number: 03-046798 (71)Applicant: SANYO ELECTRIC CO

LTD

(22)Date of filing:

12.03.1991 (72)Inventor: ICHIKAWA SHINJI


SHIMADA TOSHIO

(54) MANUFACTURE OF LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To make a step coverage excellent, to improve a yield and also to attain an improvement in the yield by prevention of a slippage of a mask, by adopting a lift-off method.

CONSTITUTION: A stepped part of a conductor (a gate and a gate line correspond thereto in the case of a device using TFT, for instance) of a first layer of a liquid crystal display device is formed to be gently sloping by a lift-off method. According to the lift-off method, the material of this conductor is formed between resists, going-around of this conductor material is prevented by the resists



and the formation of the conductor is attained. Accordingly, a step coverage of a film applied on the upper layer of this conductor is made excellent. Besides, a source electrode (drain electrode) and a display electrode (drain line) are constructed integrally of ITO. Even when an electrode formed on the ITO slips due to a slippage of a mask, accordingly, a connection fault can be eliminated.

LEGAL STATUS

Date of request for examination

[Date of sending the examiner's

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-283938

(43)公開日 平成4年(1992)10月8日


(51) Int.Cl. ⁵ H 0 1 L		識別記号	庁内整理番号	FI	技術表示箇所
G 0 2 F	29/784 1/1343 1/136	5 0 0	9018-2K 9018-2K 9056-4M		29/78 311 P マ 請求項の数 6 (全 9 頁) 最終頁に続く
(21)出願番号		特願平3 -46798		(71)出願人	
(22)出願日		平成3年(1991)3	月12日	(72)発明者	大阪府守口市京阪本通2丁目18番地
				(72)発明者	島田 敏男 守口市京阪本通2丁目18番地 三洋電機株 式会社内
				(74)代理人	弁理士 西野 卓嗣

(54) 【発明の名称】 液晶表示装置の製造方法

(57)【要約】

【目的】 リフトオフ法の採用によりステップ・カバレージを良好にし、歩留りの向上を達成し、且つマスクずれ防止による歩留り向上を達成する。

【構成】 液晶表示装置の第1層目の導電体(例えばTFTを用いた装置の場合は、ゲートやゲートラインが相当する。)の段差を、リフトオフ法でなだらかに形成する。リフトオフ法では、レジスト間にこの導電体材料が形成され、このレジストによりこの導電材料の回り込みが防止されて達成される。従ってこの導電体の上層に被着される膜のステップ・カバレージが良好となる。またソース電極(ドレイン電極)および表示電極(ドレインライン)をITOで一体で構成する。従ってITO上に形成される電極が、マスクずれによりずれても、接続不良が無くせる。



55: レジスト

56: Ni

【特許請求の範囲】

【請求項1】 透明な絶縁性基板上に複数のドレインラ イン、ゲートラインが形成され、この交点にTFTのス イッチング素子と表示電極がマトリックス状に配置され る液晶表示装置の製造方法であって、前記絶縁性基板上 に前記TFTのゲートと一体で構成されるゲートライン または前記TFTのゲートと一体で構成されるゲートラ インとストレージ電極をリフトオフ法により形成する工 程と、前記絶縁性基板上に絶縁層を被着する工程と、前 記TFTに対応する前記絶縁層上にアモルファスシリコ 10 ン活性層およびアモルファスシリコン・コンタクト層を 形成する工程と、前記TFTのソースに対応するアモル ファスシリコン・コンタクト層上から一体となる表示電 極または/および前記TFTのドレインに対応するアモ ルファスシリコン・コンタクト層上から一体となるドレ インラインを形成する工程とを少なくとも有することを 特徴とした液晶表示装置。

【請求項2】 前記TFTのソースに対応するアモルファスシリコン・コンタクト層上から一体となる表示電極または/および前記TFTのドレインに対応するアモル 20ファスシリコン・コンタクト層上から一体となるドレインラインを表示電極材料で形成することを特徴とした請求項1記載の液晶表示装置の製造方法。

【請求項3】 前記表示電極はITOで形成され、表面は金属材料が被着されることを特徴とした液晶表示装置の製造方法。

【請求項4】 前記金属はニッケルを主成分とし、無電解メッキにより形成されることを特徴とした請求項3記載の液晶表示装置の製造方法。

【請求項5】 透明な絶縁性基板を用意する工程と、前 30 記絶縁性基板上にホトレジストを塗布する工程と、前記 絶縁性基板上に形成予定のゲートと一体となるゲートラ インまたは前記TFTのゲートと一体で構成されるゲー トラインとストレージ電極に対応するホトレジストを除 去する工程と、全面に前記TFTのゲート材料を被着す る工程と、前記ホトレジストを剥離し、前記ゲートと一 体となるゲートラインまたは前記TFTのゲートと一体 で構成されるゲートラインとストレージ電極に形成する 工程と、前記絶縁性基板上に絶縁層を形成し、前記TF Tに対応する絶縁層上にアモルファスシリコン活性層お 40 よびアモルファスシリコン・コンタクト層を形成する工 程と、前記TFTのソースに対応するアモルファスシリ コン・コンタクト層上から一体となる表示電極または/ および前記TFTのドレインに対応するアモルファスシ リコン・コンタクト層上から一体となるドレインライン をITOにより形成する工程と、前記TFTのソースお よびドレインの一端と一致するように前記TFTのチャ ンネル領域に対応する前記アモルファスシリコン・コン タクト層を除去する工程と、前記ITO上にニッケルを

を特徴とした液晶表示装置の製造方法。

【請求項6】 前記アモルファスシリコン・コンタクト 層上にクロムを形成することを特徴とした請求項5記載 の液晶表示装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶表示装置の製造方法に関し、特に液晶表示装置を構成するスイッチング素子の第1層目の構成部またはこの構成部と一体となる行うインまたは列ラインの一方の段差を良好に形成するものであり、また液晶表示装置を構成するスイッチング素子の位置ずれを防止するものである。更にはスイッチング素子の欠陥を減少し液晶表示装置の歩留りを向上する液晶表示装置の製造方法に関するものである。

[0002]

【従来の技術】一般に液晶ディスプレイには、セグメント表示とマトリックス表示の2種類があり、ここではマトリックス表示に関して述べてゆく。特にテレビ等の精細な画像を表示する場合は、高い解像度の映像が求められ、スイッチング素子をマトリックス状に配列したアレイを用いて、液晶を直接スイッチ駆動するアクティブ・マトリックス表示が注目されるようになって来た。このアクティブ・マトリックス表示は、MOSトランジスタアレイで駆動する方法、バリスタ素子やMIM (metal insulator metal) 素子を用いて駆動する方法に大別できる。以上の事柄は、例えば株式会社工業調査会が発行した「液晶の最新技術」や日経BP社が発行した「フラットパネル・ディスプレイ1991」等に詳しく述べられている。

「【0003】これらの液晶ディスプレイは、画素数の向上、歩留りの向上およびコストの低下等の色々な問題点を解決し、飛躍的に改善してゆく必要がある。特に画素数の向上を行うには、素子を微細化し、また素子を構成する導電部や活性領域の断線、ショートの防止および特性改善等を至急に対策してゆく必要がある。以下にこれらの問題点を具体的に説明するために、特開昭62-276526号公報、ここではTFTを利用したアクティブ・マトリックス液晶表示装置で説明されている、を活用しながら説明してゆく。

【0004】先ず図14において、図番(10)はガラス等の透明な絶縁基板である。この絶縁基板(10)上面に、ITOより成る透明導電膜(11)およびCr, Ni, Mo等より成る金属膜(12)を形成し、この積層された各膜(11),(12)をフォトリソグラフィによりエッチングし、画素電極部(13)をマトリックス状に形成する。またこの画素電極(13)に対応するゲート電極(14)およびゲートライン(15)を形成する。。

タクト層を除去する工程と、前記ITO上にニッケルを 【0005】ここでは、レジスト塗布、露光、現像処理 無電解メッキで形成する工程とを少なくとも有すること *50* により金属膜(12)上にレジストパターンを形成し、

露出した金属膜(12)および下層の透明電極(11) をエッチングし、ゲート電極(14)、ゲートライン (15) および画素電極部(13) を形成している。 続 いて、図15の如く、金属膜(12)を覆うように、ゲ ート絶縁膜(16)および2層のアモルファスシリコン 層(17)、(18)をプラズマ・CVD法で連続して **積層形成する。ここでゲート絶縁膜(16)はシリコン 窒化膜であり、アモルファスシリコン層は、活性アモル** ファスシリコン層(17)とイオンをドープしたアモル ファスシリコン層(18)より成る。そして積層された 10 子の特性劣化等を生じる問題がある。 ゲート絶縁膜(16)および2層のアモルファスシリコ ン層(17), (18) をフォトリソグラフィにより処 理し、ここではゲート電極 (14) およびゲートライン (15)を覆う部分のみにゲート絶縁膜(16)および 2層のアモルファスシリコン層(17), (18)が残 るように処理する。

【0006】次に図16の如く、アモルファスシリコン 層(17), (18)を覆うようにアルミニウムを蒸着 し、フォトリソグラフィによりレジスト膜(19)を形 成し、アルミニウムより成る金属膜(20)をエッチン 20 グして、ドレイン電極(21)、ドレインライン(2 2) およびソース電極 (23) を形成する。 更に図17 に示すように、レジスト膜(19)を残した状態で、表 面に露出しているイオンをドープしたアモルファスシリ コン層(18)および画素電極部(13)の金属膜(1 2) を、エッチングで除去する。

【0007】最後に、レジスト膜(19)を取除くと図 18の如く、絶縁基板(10)の上面に透明な画素電極 (24) が形成され、この画素電極(24) に対応して TFTが電気的に接続された状態に形成される。

[0008]

【発明が解決しようとする課題】前述した製造方法で は、次の様な問題が発生する。先ず第1に、ゲート電極 (14) およびゲートライン (15) を形成する際、レ ジストの形成部はエッチングされず、レジストの非形成 部がエッチングされるため、図14の如く、ゲート電極 (14) およびゲートライン (15) は段差を生じる。 特に異方性ドライエッチングを行うと、側辺の段差部は ほぼ直角に形成される。従って図15乃至図18に示す ように、この上にゲート絶縁膜(16)、アモルファス 40 ン・コンタクト層(42)上から一体となるドレインラ シリコン層(17), (18) およびドレイン電極(2 1) やドレインライン (22) を積層してゆくと、側辺 の段差がほぼ直角であるために、ステップ・カバレージ が悪化し、ドレインライン(22)等の断線やショート を生じる問題がある。

【0009】また前述したように、レジストを表面に覆 ってエッチングする通常のエッチングであるため、図1 4のゲート電極(14)やゲートライン(15)のエッ チングでは、ガラス基板(10)をエッチングする可能 性があり、ガラス基板(10)に欠陥等を誘発させる可 50

能性があり、スイッチング素子の特性劣化をまねく。ま たエッチングの際、ゲート電極(14)やゲートライン (15) 上にはレジスト膜が形成されており、このレジ スト膜を介してゲート材料をエッチングする際にレジス トの欠陥等によりピンホールを形成する。またレジスト 膜を除去する際、全て除去できず、ゲート電極 (14) やゲートライン(15)上のゴミとして存在する可能性 がある。しかもエッチングをしようとする目的物の下層 もエッチングされる可能性があるため、スイッチング素

【0010】更には図14乃至図18の一連の製造工程 に於て、エッチングの対象物の被着、レジストの全面被 着、レジストのパターンエッチングおよびパターン化さ れたレジストを介しての前記対象物のエッチングが繰り 返して行われるために、工程数が増大し、特性の劣化や 歩留りの低下を生じる問題がある。また前述した製造方 法では、次の問題も生じる。図16に於て、レジスト (19) のパターンずれにより、画素電極 (13) 上に レジストが被着されないと、アルミニウム(20)は画 素電極(13)と電気的に接続されない状態で形成され る恐れが生じる。従来例の欄でも述べた様に、画素数の 向上を達成するには、素子を微細化する必要があり、こ の微細化に伴い、この構成部のずれは増々顕著になり、 歩留り低下の原因となる。

[0011]

【課題を解決するための手段】本発明は、前述の課題に 鑑みて成され、絶縁性基板 (31) 上にTFT (45) のゲート(34)と一体で構成されるゲートライン(3 5) または前記TFT (45) のゲート (34) と一体 30 で構成されるゲートライン (35) とストレージ電極 (36)をリフトオフ法により形成する工程と、前記絶 緑性基板(31)上に絶縁層(40)を被着する工程 と、前記TFT(45)に対応する前記絶縁層(40) 上にアモルファスシリコン活性層(41)およびアモル ファスシリコン・コンタクト層(42)を形成する工程 と、前記TFT (45) のソース (49) に対応するア モルファスシリコン・コンタクト層(4 2)上から一体 となる表示電極(50)または/および前配TFT(4 5) のドレイン(48) に対応するアモルファスシリコ イン(44)を形成する工程とを少なくとも有すること で解決するものである。

[0012]

【作用】先ずリフトオフ法について説明すれば、構成物 (例えばゲート) を形成しようとする領域以外にレジス トが残るように、所望のレジストパターンを形成する。 続いて構成物の一つである導電膜を全面に形成し、レジ ストを除去する。その結果、除去されたレジスト間に導 電膜が形成される。

【0013】この方法によって生じる第1の作用は、レ

ジストの除去のみで、導電膜のエッチングをしなくても 導電膜のパターン化が実現できる点である。従ってゲー ト(34)およびゲートライン(35)の形成工程に於 て、ゲート材料のエッチングを不要とし、工程数を削減 できる効果を有する。ここでは、ゲート(34)やゲー トライン (35) にリフトオフを適用しているが、ゲー ト形成工程以降でも実施できるため、更に工程数を削減 できる。従って工程数の削減により、ゴミの付着低減、 欠陥の低減および歩留りの低下を防止できる。

導電膜の側辺部の段差をなだらかに形成できることにあ る。前述した様に、レジスト間に導電膜を被着するた め、スパッタリング、蒸着等の方法では、レジストによ り被着原子または分子の回り込みが少ないために、導電 膜の側辺部は、なだらかな形成が可能となる。従ってス テップ・カバレージの悪化を防止し、ドレインライン等 の断線やショートを防止できる効果を有する。

【0015】一方、表示電極(50)材料でソースと表 示電極(50)を一体で形成するため、ソースと表示電 かも表示電極(50)材料が形成された領域は、表面に 導電材料が被着されているので、ソース、ドレインおよ びドレインラインは、アルミニウム等の金属で形成した 時の抵抗値と本質的に同等となる。

【0016】また表示電極(50)の材料としてはIT 〇が考えられ、このITOは上層にNiメッキを実施で きるので、導電層であるNiとITOのずれが全く生じ なくなる。

[0017]

【実施例】以下本発明について説明する。前述の説明か 30 らも明らかな如く、本発明は、透明の絶縁性基板上にマ トリックス状に形成されるスイッチング素子やこのスイ ッチング素子と電気的に接続される行ラインまたは列ラ インが複数の層に分けて形成される液晶装置、例えばT FTを用いたもの、TFDを用いたもの等において、優 れた効果を有する。

【0018】リフトオフ法は、構成物、例えばゲートや ゲートライン(TFDではカソード電極またはアノード 電極、カソード電極またはアノード電極に接続される行 ングされたレジスト間に、このゲートまたはゲートライ ンの導電材料を形成し、このレジストを剥離して、前記 レジスト間の導電材料のみを残して形成される。この 時、レジストは約2~6µmと厚く形成され、前記導電 材料は、約2000人とレジストと比べたら薄く形成さ れる。従って、導電材料を、例えばスパッタリングや蒸 着で形成すると、前記レジストの存在により、ゲートや ゲートラインの側辺部には、導電材料が到達しにくくな り、結局ゲートやゲートラインをなだらかに形成するこ とができる。

【0019】この結果、このゲートまたはゲートライン 上に絶縁膜を介して形成されるソース電極、ドレイン電 極、およびドレインラインのステップ・カバレージが良 好となり、これらの断線またはショートを防止できる。 またレジスト塗布、レジストのパターニング、前記導電 材料の被着、レジストの剥離の4工程で、前記ゲートま たはゲートラインの形成が可能であるため、1工程減少 できるために歩留りの向上が望める。

【0020】しかも、リフトオフ法は、ゲートまたはゲ 【0014】第2の作用は、構成物の一つである例えば 10 ートラインを形成するためのエッチング液やエッチング ガスを使用しないため、ゲート周囲またはゲートライン 周囲の絶縁性基板をエッチングすることがない。従って 更なる歩留りの向上が望める。以上、全般的にリフトオ フを活用した際の効能に付いて述べてきたが、具体的 に、TFTを使った液晶装置の一実施例を図1から図9 を参照しながら説明してゆく。

【0021】まず、光を透過する絶縁性基板 (31) を 用意し、洗浄を行う。次にホトレジスト (32) を塗布 し、ゲート、ゲートライン、およびストレージ電極に対 極(50)との電気的接続は、全く問題が無くなる。レ 20 応するレジストを除去して、パターニングし、全面にゲ ート材料(33)を全面に被着する。ここでは、ゲート 材料としてアルミニウムおよびチタンまたはアルミニウ ムおよび銅を使いスパッタリング法で形成する。ここま でを図1に示した。以下図面は、波線で左右を分断して おり、左側がトランジスタを示し、右側がドレイン端子 を示している。

【0022】続いて、前記レジストの剥離を行う。図2 に示すようにレジストは全て除去され、同時にレジスト (32) 間に形成されたゲート (34)、ゲートライン (35) およびストレージ電極(36)が形成される。 図11は、セルの拡大平面図であり、ゲート(34)お よびゲートライン(35)が上下に一点破線で示されて いる。またストレージ電極(36)が一点破線でフィッ シュポーンの様に上下に形成されている。以上の工程は 本発明の第1の特徴となる工程であり、いわゆるリフト オフ法にて形成されるために、ゲート(34)、ゲート ライン(35)およびストレージ電極(36)のステッ プはなだらかに形成される。つまり図1のように、レジ スト(32)がゲート材料の形成の際に、壁となり、レ ラインまたは列ラインに対応する)の形成は、パターニ 40 ジストと隣接した領域にゲート材料が回り込みにくくな るためである。

> 【0023】続いて、図12の端子部、ここではゲート 端子(37)およびドレイン端子(38)を覆うリング 状のマスク、例えばメタルマスク(39)を形成し、絶 縁膜(40)例えばシリコンチッカ膜、アモルファスシ リコン膜(41)、高濃度のN型のアモルファスシリコ ン膜(42)を形成する。またこの上にクロム膜(4 3) が形成されるが連続で形成されてもよいし、スパッ タリングで形成されてもよい。(図3参照)本工程でメ 50 タルマスク (39) を用いている理由は、ドレインライ

2) をエッチングし、前記レジスト (51) を剥離す る。この結果、図7のような形状が達成される。

ン (44) とドレイン端子 (38)、ゲートライン (3 5) とゲート端子(37)を接続する際に、コンタクト 孔を介せず接続するためである。またCVD等で約30 0度まで上昇するためである。もしメタル以外でもこの 髙温度に耐え得る材料があれば、これをマスクとしても よい。従来、液晶装置は、図13のように形成されてい る。中央のマトリックス状に形成されている小さな四角 形は、TFTおよびこのTFT周囲に形成される表示電 極、ゲートライン(100)、ドレインライン(10 1) 、補助容量および補助容量ライン(102)を一組 10 としたセルを示すものであり、左右にはドレインライン (101) が伸び、ドレイン端子(103) に接続さ れ、この間には、救済ライン(104)が横切って形成 されている。一方、上下にはゲートライン(100)及 び補助容量ライン(102)が伸び、ゲートライン(1 00) はゲート端子(105) と接続され、補助容量ラ イン(102)は、ゲートライン(100)を横切るよ うに接続ライン(106)で並行に接続されている。こ のドレインライン(101)と救済ライン(104)、 接続ライン(106)とゲートライン(100)はクロ 20 スするために、同層では形成できずクロスオーバーされ ている。従って一本のゲートラインに対して、上と下に 2つのコンタクトホールが形成される。また一本のドレ インライン(101)に対して、左右に2対のコンタク トホールが形成される。このコンタクトホールは、画素 数の増大および微細化に伴い、歩留りの低下を招く。つ まりコンタクトホールの数が非常に多く、しかも非常に 小さいために、コンタクトホールの形成不良、コンタク ト不良および工程数増加に伴う不良を招く。どのように コンタクトするかは、以下の工程の説明にて説明される 30

【0024】続いて、前記メタルマスク(39)を除去 し、図11のゲート(34)上に長方形の実線で示され ている形状を達成するために、フォトレジストの塗布、 **露光、現像を行い、TFT(45)のゲートに対応する** 領域のみを残し、前記クロム膜(43)、アモルファス シリコン(42), (41)をケミカルエッチングす る。またここでは、ゲートライン(35)とドレインラ イン(44)の交差部(46)も実線のようにエッチン グする。続いて前記レジストを除去する。以上は、図4 を参照。

ので、ここでは省略する。

【0025】続いて図5の如く、透明電極材料、ここで はIT〇(47)を全面に形成する。更に、図6のよう に、ドレイン電極(48)、ドレインライン(44)、 ソース電極(49)、表示電極(50)およびドレイン 端子(38)、ゲート端子(37)に対応する領域上に レジスト(51)が残るようにパターニングする。前記 IT〇(47)をエッチングした後、前記レジスト(5 1)を使い、TFT(45)のチャンネルに対応する前

【0026】ここではレジスト膜、ニッケル膜(56) およびITO(47)をマスクにして、セルフアライン でアモルファスシリコン膜(42)のチャンネル領域を エッチングできるので、このエッチング領域のずれが無 くなる。図11に於て、ITO(47)は、破線で示し た図番(52)が相当し、ドレインライン(44)、こ のドレインライン(44)と一体となって形成されるド レイン電極領域、表示電極(50)、この表示電極と一 体となって形成されるソース電極領域およびドレインラ イン(44)と一体となって形成されるドレイン端子領 域が連続して形成される。

【0027】本工程で達成される構造は、本発明の特徴 となる点である。つまりドレイン電板(48)に対応す る領域とドレインライン(44)に対応する領域は、 I T〇で一体で形成されるため、必ず電気的に接続され る。またソース電極(49)に対応する領域と表示電極 (50)は、ITOで一体で形成されるため、必ず電気 的に接続される。特に従来では、ソースをメタルで形成 し、表示電極をITOで形成しているので、マスク合せ 精度等によりソースと表示電極が接触しない場合が生じ ていた。

【0028】ここで図12に示すように、救済ライン (53)は説明を省略したが図1の工程において、ゲー トと同一材料で構成され、第1層に形成される。しかも 図3のようにメタルマスク(39)で絶縁膜(40)が 形成されないので、従来例とは異なりコンタクトホール を形成せずに電気的にドレインラインとドレイン端子を 接続できる。図9から端子部は、ITOとクロムの2層 構造であるが、クロムを省略しても良いし、ITOを端 子部まで延在させず、ITOとコンタクトしているクロ ムのみを端子部に延在させても良い。また補助容量ライ ン(54)も図1の工程で第1層目に形成され、しかも 図3のようにメタルマスクで覆われているので、ゲート ラインの端子部表面は絶縁膜(40)で覆われず露出し ている。従って図5及び図6の工程により、コンタクト ホールを形成せずにゲート端子(37)とゲートライン (35)を電気的に接続できる。この構造を図10に示 40 す。ここではゲートライン、ITO、NIの3層構造で あるが、ゲートラインのみを端子部へ延在させても良い し、図10においてNiを省略しても良い。

【0029】更に、図8のように、画素電極となる領域 のみをレジスト (55) で形成し、全面にニッケル (5 6) を形成する。ここでニッケルは、無電解メッキで形 成され、ドレイン電極(48)、ドレインライン(4 4)、ソース電極(49) およびドレイン端子(38) 上に形成され、これらの抵抗の低下のために成される。 本工程により達成される構造は、本発明の特徴点であ 記クロム膜(43)およびアモルファスシリコン膜(450り、1 TO上には、無電解メッキでニッケルが形成でき

るため、いわゆるセルフアラインの機能を有して形成できる。ドレイン電極(48)、ドレインライン(44)、ソース電極(49)が下層のITOとずれることなく形成できる。

【0030】Niメッキ法は、まず塩化パラジウムに浸し、ITO表面にPdを還元析出させ、その後に無電解メッキ液に入れ、触媒のPd上にNiを析出させる。メッキ液は、硫酸ニッケル、塩化ニッケル、スルファミン酸ニッケル、塩化アンモニウム、ほう酸、光沢剤、ピット防止剤等が適当に選択されて構成されている。一般10る。に、プラスチック表面のNiメッキは、塩化スズを吸着させてから前工程を行うが、ITOの場合スズを有しているので、この吸着工程は省略をしている。

【0031】従ってソース電極と表示電極、ドレイン電 極とドレインラインは必ず電気的に接続され、しかもニッケルにより、これらの電極の抵抗値を通常の電極並みに下げることができる。またニッケルには限定せずアルミニウム、モリブデン、チタン等の金属を被着させても良い。最後に、前記レジスト(55)を剥離し、図9には示されていないがオーバーコートがほどこされ、対向20電極が形成される対向基板と本基板(31)が貼り合わされ、中に液晶が注入されて完成される。

[0032]

【発明の効果】以上の説明からも明らかなように、液晶 装置を構成するスイッチング素子の第1層目の導電部、例えばゲートまたはゲートラインがリフトオフ法にて形成されるために、この上層に形成される第2層目の導電部、ここではソース電極、ドレイン電極、行ラインまたは列ライン(ここではドレインライン)のステップ・カバレージが良好となり、断線やショートを防止でき、歩 30 留りの向上を達成できる。

【0033】またリフトオフ法のため工程数を減少でき、更に歩留りの向上を達成できる。本工程では、ゲートおよびゲートラインの形成工程にて実施したがITOの形成工程、また図8のソース電極、ドレイン電極および端子との接続工程にも実施可能である。更には、ソース電極および表示電極、ドレイン電極およびドレインラインは、ITOで連続して形成できるので、フォトリソ

【図2】

34: 5-1

36: ストレジ虚径

10 グラフィ等のパターンずれによる接触不良を全く無くせる特徴を有する。

【0034】しかもITO上には、導電材料が被着されており、一般に用いられている金属と同等の抵抗値を有する特徴を有する。従って微細化が進む液晶表示装置に於て、フォトリソグラフィ等のずれによる不良を減少でき、更に歩留りを向上できる。

【図面の簡単な説明】

【図1】本発明にかかわる液晶表示装置の断面図である。

【図2】本発明にかかわる液晶表示装置の断面図である。

【図3】本発明にかかわる液晶表示装置の断面図であ

【図4】本発明にかかわる液晶表示装置の断面図である。

【図 5】本発明にかかわる液晶表示装置の断面図である。

【図 6】 本発明にかかわる液晶表示装置の断面図である。

【図7】本発明にかかわる液晶表示装置の断面図である。

【図8】本発明にかかわる液晶表示装置の断面図であ ろ。

【図9】本発明にかかわる液晶表示装置の断面図である。

【図10】本発明にかかわる液晶表示装置の断面図である。

【図11】本発明にかかわる液晶表示装置の平面図である。

【図12】本発明にかかわる液晶表示装置の概略平面図 である。

【図13】従来の液晶表示装置の概略平面図である。

【図14】従来の液晶表示装置の断面図である。


【図15】従来の液晶表示装置の断面図である。

【図16】従来の液晶表示装置の断面図である。


【図17】従来の液晶表示装置の断面図である。

【図18】従来の液晶表示装置の断面図である。

【図4】








31: 絕緣性基礎

32: ホトレジスト


33:ケート材料

【図5】



47: ITO

[図7]




42:Nキョアモルプスシリコン膜

43 : Cr

47: ITO

【図9】




45: TFT

48: ドレイン電福

49: ソース 監秘

50:表示電極






39: メタルマスク

40:轮縁膜

41: アモルファスシリコン膜


42:Ntaアモルアスシリコン膜 43: Cr

【図6】



51:レジスト


【図8】



55:レジ자


56: Ni

【図10】



35: ゲートライン

37: ゲート端子



フロントページの続き

 (51) Int. Cl.5
 識別記号
 庁内整理番号
 F I

 H 0 1 L
 27/12
 A
 8728-4M

技術表示箇所